西安電子科技大學(xué)的韓培宇通過對(duì) SiP 進(jìn)行機(jī)械結(jié)構(gòu)振動(dòng)分析及可靠性計(jì)算實(shí)現(xiàn)了 SiP 系統(tǒng)上的芯片位置和尺寸的優(yōu)化。1. 3電磁干擾SiP 作為高度集成的封裝技術(shù),存在高速、高密度、高功耗、低電壓和大電流的發(fā)展趨勢(shì),產(chǎn)品的抗電磁干擾能力對(duì)新產(chǎn)品的成敗起到關(guān)鍵性的作用,其中電源分布網(wǎng)絡(luò)( PDN) 設(shè)計(jì)和電源完整性( PI) 研究的挑戰(zhàn)日益嚴(yán)峻。